<rp id="m2ttn"></rp>
<cite id="m2ttn"><span id="m2ttn"></span></cite>

<b id="m2ttn"></b>

    1. <rt id="m2ttn"></rt>
      <u id="m2ttn"></u>
      <b id="m2ttn"></b>
    2. <rp id="m2ttn"><menuitem id="m2ttn"><strike id="m2ttn"></strike></menuitem></rp>
      <cite id="m2ttn"><form id="m2ttn"></form></cite>

      解決方案:使用SPETRAQuest實現高速圖像處理電路設計

      電腦雜談  發布時間:2020-11-13 23:01:57  來源:網絡整理

      圖像處理電路_圖像處理電路

      使用SPECCTRAQuest實現高速圖像處理電路設計

      本文介紹了以TMS320C6701為核心的高速處理電路的PCB設計。利用Cadence的SPECCTRAQuest軟件對關鍵信號進行仿真,確定其拓撲結構,確保信號完整性,縮短產品開發周期,降低開發成本。

      關鍵字:SPECCTRAQuest;信號模擬信號完整性; TMS320C6701

      簡介

      圖像處理電路_圖像處理電路

      隨著半導體技術的飛速發展,高速電路設計已成為設計電路時必須解決的問題。高速設計面臨的信號完整性問題(包括信號過沖和下沖,信號振鈴,信號延遲,信號串擾,接地反彈等)已成為使用傳統設計方法的設計瓶頸。設計人員使用EDA軟件分析信號完整性,以準確預測和消除這些問題。

      應用程序開發背景

      本文設計的高速圖像處理電路是圖像處理系統中的主要信息處理算法模塊。高速處理器需要圖像的高速,實時處理,并且是運行捕獲/跟蹤算法的平臺。它是一個以浮點DSP芯片為中心的處理器子系統,并且選擇TMS320C6701作為主處理芯片。由于DSP的時鐘頻率高達160MHz,并且與其相連的SDRAM的頻率也為80MHz,因此有必要解決由高頻引起的信號完整性問題和電磁兼容性問題。作為眾多EDA工具中的領導者,Cadence軟件為高性能互連設計提供了完整的解決方案。該工具涉及仿真模型驗證,拓撲分析,約束生成,PCB布線和其他硬件設計鏈接。用戶可以使用Cadence的高速仿真工具SPECCTRAQuest在接線之前預先仿真關鍵的拓撲結構,并根據仿真結果更改原理圖設計。根據獲得的更好的仿真結果,建立了一套滿足性能指標的物理設計規則。將這些規則從SPECCTRAQuest導入SPECCTRA自動布線工具,并使用它們來限制PCB自動布線。接線后進行后仿真,以進一步驗證接線的合理性。只有這樣,才能保證關鍵信號的信號完整性和電路板制造的一次性成功。

      主要應用和研究內容

      圖像處理電路_圖像處理電路

      由高速圖像處理電路完成的功能

      本文設計的高速圖像處理電路用于處理成像器傳輸的圖像,以完成對圖像中目標的自動跟蹤,并確保圖像處理的實時性。

      此信號處理器要處理的圖像大小為256×320,每個圖像共有81920個像素。每個像素的灰度值由8位字節表示,共有256個灰度級。即,圖像的數據量為80KB。成像器每秒采樣50幀圖像,這需要硬件平臺在20ms或更短的時間內處理圖像。經過仔細的分析和研究,選擇了TI的TMS320C6701高速DSP作為主處理芯片,主頻率為160MHz。跟蹤算法需要更大的片外存儲空間來保存圖像幀數據,因此需要更大容量的高速SDRAM作為片外存儲器,并且SDRAM必須以主時鐘頻率的1/2進行工作。是80MHz。系統框圖如圖1所示。

      數據和地址線拓撲結構

      圖像處理電路_圖像處理電路

      測定和信號完整性分析

      由于電路板需要具有高度的可靠性,抗干擾性和電磁兼容性,因此難以根據經驗和技能來保證電路板的成功。 Cadence可以為從庫構建,原理圖輸入,信號仿真,PCB設計到自動布線的整個過程提供工具。因此,我們使用Cadence軟件設計原理圖和PCB。

      該系統中工作頻率較高的部分是DSP和SDRAM。 DSP內核工作在160MHz,SDRAM工作在80MHz。由于DSP的內部高頻對其他設備沒有影響,并且DSP與SDRAM之間的連接是無縫連接,因此這些信號的完整性直接影響DSP是否可以正常訪問SDRAM。從圖1可以看出,DSP外部存儲器接口中的數據總線和地址總線必須連接到SDRAM,FLASH MEMORY和雙端口RAM存儲器。如果直接連接,則在使用SPECCTRAQuest仿真期間發現,無論布局如何,數據線和地址線的信號波形都不能滿足要求。圖2和圖3分別是該設備直接連接的拓撲結構和仿真波形圖。

      分析后發現,FLASH MEMORY和雙端口RAM存儲器需要使用CPLD解碼地址線以生成控制信號,以完成對這兩種類型的存儲器的讀取和寫入,以及整個讀取和寫入操作。寫周期長。 DSP和SDRAM無縫連接??。數據線,地址線和控制信號直接連接到SDRAM,讀寫周期短,這導致數據線上的信號不令人滿意。因此在設計中,DSP的地址線,數據線,控制線由SN74LVCHR162245驅動,然后連接至FLASH MEMORY和雙端口RAM存儲器。 SPECCTRAQuest仿真表明,信號波形已大大改善。圖4和圖5分別是改進布局后數據線的拓撲結構和仿真波形。

      圖像處理電路_圖像處理電路

      通過進一步計劃數據和地址總線的拓撲,從兩個SDRAM反射的信號可以互相抵消。圖6和圖7是在改進的布局過程中,在更好的條件下數據線的拓撲和仿真波形。 ,從圖中可以看出,使用這種拓撲結構可以獲得更好的波形。

      到目前為止,關鍵的高速數據和地址信號線仿真波形非常理想。需要通過添加串聯電阻(使用掃描方法選擇更合適的電阻)來解決過沖大的問題。

      時鐘線拓撲的確定和

      信號完整性分析

      SDCLK??是從DSP發送并連接到SDRAM的80MHz的關鍵時鐘信號。只有保證信號的信號完整性,才能保證SDRAM的正確讀寫。圖8和圖9分別是規劃和仿真波形后SDCLK??的拓撲結構。

      結論

      Cadence軟件集成了原理圖設計,PCB布局和高速仿真分析,可以解決設計各個方面與電氣性能有關的問題。通過分析時序,信號噪聲,串擾和電磁兼容性等多種因素,設計人員可以在實際布局之前針對系統的時間特性,信號完整性和EMI進行最佳設計。

      這一次在設計高速處理器的過程中,使用了仿真工具SPECCTRAQuest以獲得更好的結果并確保電路板制造一次性成功。根據仿真得到的合理拓撲結構設計的電路板可以正常工作。避免使用傳統電路設計方法的瓶頸,僅依靠設計者的經驗來確定關鍵信號的布線和拓撲結構,并等待PCB的最終生產來確定信號的質量。在布線之前使用仿真結果,您可以直接更改原理圖設計并選擇相應的布局和布線規則。這樣可以節省設計成本并縮短產品開發周期。


      本文來自電腦雜談,轉載請注明本文網址:
      http://www.wyantai.com/a/shumachanpin/article-333091-1.html

        相關閱讀
        發表評論  請自覺遵守互聯網相關的政策法規,嚴禁發布、暴力、反動的言論

        熱點圖片
        拼命載入中...
      • 1
      • 2
      • 3
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • >
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 1
      • 国产亚洲精品资源在线26U